Patent Attorney's Docket No. 033211-013

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Patent Application of)
Koji SHIMAZAWA et al.) Group Art Unit: Unassigned
Application No.: Unassigned) Examiner: Unassigned
Filed: July 9, 2001)
For: MAGNETORESISTIVE EFFECT THIN- FILM MAGNETIC HEAD AND MANUFACTURING METHOD OF MAGNETORESISTIVE EFFECT THIN- FILM MAGNETIC HEAD))))

CLAIM FOR CONVENTION PRIORITY

Assistant Commissioner for Patents Washington, D.C. 20231

Sir:

The benefit of the filing date of the following prior foreign application in the following foreign country is hereby requested, and the right of priority provided in 35 U.S.C. § 119 is hereby claimed:

Japanese Patent Application No. 208403/2000

Filed: July 10, 2000

In support of this claim, enclosed is a certified copy of said prior foreign application. Said prior foreign application was referred to in the oath or declaration. Acknowledgment of receipt of the certified copy is requested.

Respectfully submitted,

BURNS, DØANE, SWECKER & MATHIS, L.L.P.

Date: July 9, 2001

By:

Ellen Marcie Emas

Registration No. 32,131

P.O. Box 1404 Alexandria, Virginia 22313-1404 (703) 836-6620



PATENT OFFICE JAPANESE GOVERNMENT

This is to certify that the annexed is a true copy of the following application as filed with this Office.

Date of Application:

July 10, 2000

Application Number:

208403/2000

Applicant(s):

TDK Corporation

June 05, 2001

Commissioner,

Patent Office

Kozo OIKAWA(Official Seal)

Certificate Issuance No.2001-3052814

. ()	Tamalian bissa 6	-
[Document]	Application for Patent	
[Reference Number]	01789	
[Filing Date]	July 10, 2000	֝֝֝֝֝֝ ֓֓֓֓֓֓֡
[Recipient]	July 10, 2000 Commissioner, Patent Office	i
[IPC Number]	GllB 5/39	•
[Inventor(s)]		
[Address]	c/o TDK Corporation	
	1-13-1, Nihonbashi, Chuo-ku, Tokyo	
[Name]	Koji SHIMAZAWA	
[Inventor(s)]		
[Address]	c/o TDK Corporation	
	1-13-1, Nihonbashi, Chuo-ku, Tokyo	
	Shunji SARUKI	
[Applicant]		
[Identification Number]	000003067	
[Name]	TDK Corporation	
[Attorney]		
[Identification Number]	100074930	
[Patent Attorney]		
[Name]	Keiichi YAMAMOTO	
[General Fee]		
[Deposition Account Number	er] 001742	
[Amount]	21,000 yen	
[List of Attached Document]		
[Document.]	Specification 1	
[Document]	Drawings 1	
[Document]	Abstract 1	
[Necessity of Proof]	Necessary	



日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2000年 7月10日

出 願 番 号
Application Number:

特願2000-208403

出 顏 人 Applicant(s):

ティーディーケイ株式会社

CERTIFIED COPY OF PRIORITY DOCUMENT

2001年 6月 5日

特 許 庁 長 官 Commissioner, Japan Patent Office





特2000-208403

【書類名】

特許願

【整理番号】

01789

【提出日】

平成12年 7月10日

【あて先】

特許庁長官殿

【国際特許分類】

G11B 5/39

【発明者】

【住所又は居所】

東京都中央区日本橋一丁目13番1号ティーディーケイ

株式会社内

【氏名】

島沢 幸司

【発明者】

【住所又は居所】

東京都中央区日本橋一丁目13番1号ティーディーケイ

株式会社内

【氏名】

猿木 俊司

【特許出願人】

【識別番号】

000003067

【氏名又は名称】 ティーディーケイ株式会社

【代理人】

【識別番号】 100074930

【弁理士】

【氏名又は名称】 山本 恵一

【手数料の表示】

【予納台帳番号】

001742

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 磁気抵抗効果型薄膜磁気ヘッド及びその製造方法 【特許請求の範囲】

【請求項1】 下部シールド層と、該下部シールド層上に積層された非磁性 導電体の下部ギャップ層と、該下部ギャップ層上に形成されており、積層面に垂 直方向に電流が流れる磁気抵抗効果積層体と、該磁気抵抗効果積層体上に積層形 成された非磁性導電体の上部ギャップ層と、少なくとも前記下部シールド層及び 前記上部ギャップ層間に形成された絶縁体の絶縁ギャップ層と、前記上部ギャッ プ層上に積層形成された上部シールド層とを備えており、前記磁気抵抗効果積層 体が存在しない位置において前記下部シールド層及び前記上部ギャップ層間の距 離が増大するように追加の絶縁体層が形成されていることを特徴とする磁気抵抗 効果型薄膜磁気ヘッド。

【請求項2】 前記追加の絶縁体層が、前記磁気抵抗効果積層体が存在しない位置において前記下部シールド層に設けられた凹部内に形成されていることを特徴とする請求項1に記載の磁気抵抗効果型薄膜磁気ヘッド。

【請求項3】 前記追加の絶縁体層が、前記磁気抵抗効果積層体が存在しない位置において前記上部ギャップ層の下層として形成されていることを特徴とする請求項1又は2に記載の磁気抵抗効果型薄膜磁気ヘッド。

【請求項4】 前記磁気抵抗効果積層体が、トンネルバリア層と、該トンネルバリア層を挟む一対の強磁性薄膜層とを備えたトンネル磁気抵抗効果積層体であることを特徴とする請求項1から3のいずれか1項に記載の磁気抵抗効果型薄膜磁気ヘッド。

【請求項5】 前記磁気抵抗効果積層体が、非磁性金属層と、該非磁性金属層を挟む一対の強磁性薄膜層とを備えた垂直方向電流通過型巨大磁気抵抗効果積層体であることを特徴とする請求項1から3のいずれか1項に記載の磁気抵抗効果型薄膜磁気ヘッド。

【請求項6】 積層面に垂直方向に電流が流れる磁気抵抗効果積層体を備えた磁気抵抗効果型薄膜磁気ヘッドの製造方法であって、下部シールド層を形成し、前記磁気抵抗効果積層体が形成されない位置において該下部シールド層の一部

に凹部を形成し、該形成した凹部内に追加の絶縁体層を形成し、非磁性導電体の下部ギャップ層を前記磁気抵抗効果積層体が形成される位置の前記下部シールド層上に形成し、該下部ギャップ層上に前記磁気抵抗効果積層体を形成し、前記下部ギャップ層及び前記磁気抵抗効果積層体を囲む絶縁体による絶縁ギャップ層を少なくとも前記追加の絶縁体層上に形成し、前記磁気抵抗効果積層体及び前記絶縁ギャップ層上に非磁性導電体の上部ギャップ層を形成し、前記上部ギャップ層上に上部シールド層を形成することを特徴とする磁気抵抗効果型薄膜磁気ヘッドの製造方法。

【請求項7】 積層面に垂直方向に電流が流れる磁気抵抗効果積層体を備えた磁気抵抗効果型薄膜磁気ヘッドの製造方法であって、下部シールド層を形成し、非磁性導電体の下部ギャップ層を前記磁気抵抗効果積層体が形成される位置の前記下部シールド層上に形成し、該下部ギャップ層上に前記磁気抵抗効果積層体を形成し、前記下部ギャップ層及び前記磁気抵抗効果積層体を囲む絶縁体による絶縁ギャップ層を前記下部シールド層上に形成し、前記磁気抵抗効果積層体が形成されない位置において前記絶縁ギャップ層上に追加の絶縁体層を形成し、前記磁気抵抗効果積層体及び前記追加の絶縁体層上に非磁性導電体の上部ギャップ層を形成し、前記上部ギャップ層上に上部シールド層を形成することを特徴とする磁気抵抗効果型薄膜磁気ヘッドの製造方法。

【請求項8】 積層面に垂直方向に電流が流れる磁気抵抗効果積層体を備えた磁気抵抗効果型薄膜磁気ヘッドの製造方法であって、下部シールド層を形成し、前記磁気抵抗効果積層体が形成されない位置において該下部シールド層の一部に凹部を形成し、該形成した凹部内に第1の追加の絶縁体層を形成し、非磁性導電体の下部ギャップ層を前記磁気抵抗効果積層体が形成される位置の前記下部シールド層上に形成し、該下部ギャップ層上に前記磁気抵抗効果積層体を形成し、前記下部ギャップ層及び前記磁気抵抗効果積層体を囲む絶縁体による絶縁ギャップ層を少なくとも前記第1の追加の絶縁体層上に形成し、前記磁気抵抗効果積層体が形成されない位置において前記絶縁ギャップ層上に第2の追加の絶縁体層を形成し、前記磁気抵抗効果積層体及び前記第2の追加の絶縁体層上に非磁性導電体の上部ギャップ層を形成し、前記上部ギャップ層上に上部シールド層を形成す

ることを特徴とする磁気抵抗効果型薄膜磁気ヘッドの製造方法。

【請求項9】 前記磁気抵抗効果積層体が、トンネルバリア層と、該トンネルバリア層を挟む一対の強磁性薄膜層とを備えたトンネル磁気抵抗効果積層体であることを特徴とする請求項6から8のいずれか1項に記載の磁気抵抗効果型薄膜磁気ヘッドの製造方法。

【請求項10】 前記磁気抵抗効果積層体が、非磁性金属層と、該非磁性金属層を挟む一対の強磁性薄膜層とを備えた垂直方向電流通過型巨大磁気抵抗効果 積層体であることを特徴とする請求項6から8のいずれか1項に記載の磁気抵抗 効果型薄膜磁気ヘッドの製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、例えばハードディスクドライブ(HDD)装置に使用可能であり、 電流が積層面と垂直方向に流れるトンネル磁気抵抗効果(TMR)素子又は垂直 方向電流通過型巨大磁気抵抗効果(CPP(Current Perpendi cular to the Plane)-GMR)素子を備えた磁気抵抗効果 (MR)型薄膜磁気ヘッド及びそのMR型薄膜磁気ヘッドの製造方法に関する。

[0002]

【従来の技術】

HDD装置の高密度化に伴って、より高感度及び高出力の磁気ヘッドが要求されている。近年、この要求に答えるものとして、下部強磁性薄膜層/トンネルバリア層/上部強磁性薄膜層という多層構造からなる強磁性トンネル効果を利用したTMR素子(例えば、特開平4-103014号公報)や、下部強磁性薄膜層/非磁性金属層/上部強磁性薄膜層という多層構造からなるGMR素子の一種であり電流が積層面と垂直方向に流れるCPP-GMR素子(例えば、W.P.Pratt, Jret al, "Perpendicular Giant Magnetoresistnce of Ag/Co Multilayers", PHYSICAL REVIEW LETTERS, Vol. 66, No. 23, pp. 3060-3063, June 1991)が注目されている。こ

れらの素子は、電流が積層面に沿って流れる一般的なGMR素子(CIP(Current-InPlane)-GMR素子)に比較して数倍大きなMR変化率が得られ、しかも狭ギャップを容易に実現できる。なお、下部強磁性薄膜層及び上部強磁性薄膜層における「下部」及び「上部」とは、基板との位置関係を示す用語であり、一般に、基板に近い側が下部、遠い側が上部である。

[0003]

図1は、一般的な構造を有するCIP-GMR素子をABS(浮上面)方向から見た図である。

[0004]

同図において、10は下部シールド層、11は絶縁材料で形成された下部ギャップ層、12は下部強磁性薄膜層(フリー層)/非磁性金属層/上部強磁性薄膜層(ピンド層)/反強磁性薄膜層という多層構造からなるGMR積層体、13は絶縁材料で形成された上部ギャップ層、14は上部シールド層、15はハードバイアス層、16は電極層をそれぞれ示している。

[0005]

センス電流はGMR積層体12の積層面と平行に流れ、下部及び上部シールド層10及び14とGMR積層体12とは下部及び上部ギャップ層11及び13で電気的に絶縁されている。

[0006]

このようなCIP-GMR素子において、狭ギャップ化を実現するためには、 非常に薄くかつ絶縁耐圧が非常に高い絶縁体を下部及び上部ギャップ層11及び 13に用いる必要があるが、このような特性の絶縁体を実現することが難しく、 これが高密度化のためのボトルネックとなっている。

[0007]

図2は、一般的な構造を有するTMR素子又はCPP-GMR素子をABS方向から見た図である。

[0008]

同図において、20は電極兼用の下部シールド層、21は金属材料で形成された電極兼用の下部ギャップ層、22は下部強磁性薄膜層(フリー層)/トンネル

バリア層/上部強磁性薄膜層(ピンド層)/反強磁性薄膜層という多層構造からなるTMR積層体、又は下部強磁性薄膜層(フリー層)/非磁性金属層/上部強磁性薄膜層(ピンド層)/反強磁性薄膜層という多層構造からなるCPP-GMR積層体、23は金属材料で形成された電極兼用の上部ギャップ層、24は電極兼用の上部シールド層、25はハードバイアス層、26は絶縁材料で形成された絶縁ギャップ層をそれぞれ示している。なお、22aはTMR積層体又はCPP-GMR積層体から積層面に沿ってハードバイアス層25方向に延長された下部強磁性薄膜層(フリー層)である。

[0009]

このようなTMR素子又はCPP-GMR素子においては、センス電流を積層面と垂直方向に流すために下部シールド層20及び上部シールド層24間が電気的に導通しており、従って、ギャップ層の絶縁破壊を心配することなく狭ギャップ化の実現が可能である。その結果、線記録密度を大幅に向上することが可能である。

[0010]

HDD装置においては、このような高記録密度化のみならず、高転送速度化も 非常に重要な課題となっている。転送速度は、磁気ディスクの回転速度に大きく 影響されるが、記録ヘッドや再生ヘッドの周波数特性にも非常に大きく影響され る。

[0011]

【発明が解決しようとする課題】

図3はCIP-GMR素子の等価回路図であり、図4はTMR素子又はCPP-GMR素子の等価回路図である。

[0012]

図3から明らかのように、CIP-GMR素子においては、出力端子間にはGMR が存在するのみであり周波数特性を劣化させるような本質的な要因はその回路中に存在しない。しかしながら、図4から明らかのように、シールド層を電極として利用する構造のTMR素子又はCPP-GMR素子においては、出力端子間にTMR素子又はCPP-GMR素子の等価抵抗R

MRの他にシールド層間のキャパシタンス C_{Shield} 及びTMR素子又は C_{Shield} 及のTMR素子又は C_{TMR} が存在しており、これらがローパスフィルタを構成する形となって周波数特性が著しく劣化してしまう。

[0013]

従って、本発明の目的は、周波数特性を大幅に向上することができる、例えば TMR素子又はCPP-GMR素子を備えた、MR型薄膜磁気ヘッド及びその製 造方法を提供することにある。

[0014]

【課題を解決するための手段】

本発明によれば、下部シールド層と、下部シールド層上に積層された非磁性導電体の下部ギャップ層と、下部ギャップ層上に形成されており、積層面に垂直方向に電流が流れるMR積層体と、このMR積層体上に積層形成された非磁性導電体の上部ギャップ層と、少なくとも下部シールド層及び上部ギャップ層間に形成された絶縁体の絶縁ギャップ層と、上部ギャップ層上に積層形成された上部シールド層とを備えており、MR積層体が存在しない位置において下部シールド層及び上部ギャップ層間の距離が増大するように追加の絶縁体層が形成されているMR型薄膜磁気ヘッドが提供される。

[0015]

MR積層体が存在しない位置において下部シールド層及び上部ギャップ層間の 距離が増大するように追加の絶縁体層が形成されているため、下部シールド層及 び上部シールド層間のキャパシタンスC_{Shield}が小さくなる。その結果、 薄膜磁気ヘッドの周波数特性が著しく向上する。

[0016]

図 5 は図 4 に示した等価回路においてシールド層間のキャパシタンスが C_{Sh} ield=6 p F の場合におけるヘッド出力の対周波数特性を示す図であり、図 6 は同じく図 4 に示した等価回路においてシールド層間のキャパシタンスが C_{Sh} hield=1 p F の場合におけるヘッド出力の対周波数特性を示す図である。 ただし、 TMR素子又は C P P - GMR素子のキャパシタンスは $C_{TMR}=0$. 0 1 p F と し、出力端子に接続される負荷は $10M\Omega$ とする。

[0017]

図5から明らかのように、シールド層間のキャパシタンス $C_{Shield}=6$ pFの場合、出力が3dB低下するカットオフ周波数fcは、素子抵抗 R_{TMR} の増大に伴って減少し、fc>500MHzとするためには、素子抵抗 R_{TMR} を50 Ω 以下にしなければならない。100Gbits/in 2 以上の記録密度のTMR素子においては、このような低い素子抵抗を実現することは非常に困難である。

[0018]

これに対して、図 6 から明らかのように、シールド層間のキャパシタンス C_S hield=1 p F の場合、素子抵抗 R_{TMR} が300 Ω 以上であってもf c>500MHzとすることが可能となる。即ち、シールド層間のキャパシタンス C_S hieldを小さくすることにより、素子抵抗 R_{TMR} が十分に実現可能な300 Ω 以上であっても薄膜磁気ヘッドの周波数特性を著しく向上させることができるのである。なお、TMR素子又は C_S PP-GMR素子のキャパシタンス C_T MR は、シールド層間のキャパシタンス C_S hieldに比してはるかに(2 桁以上)小さいため、さほど問題とならない。

[0019]

追加の絶縁体層が、MR積層体が存在しない位置において下部シールド層に設けられた凹部内に形成されていることが好ましい。

[0020]

追加の絶縁体層が、MR積層体が存在しない位置において上部ギャップ層の下層として形成されていることも好ましい。

[0021]

また、本発明によれば、積層面に垂直方向に電流が流れるMR積層体を備えたMR型薄膜磁気ヘッドの製造方法であって、下部シールド層を形成し、MR積層体が形成されない位置において下部シールド層の一部に凹部を形成し、形成した凹部内に追加の絶縁体層を形成し、非磁性導電体の下部ギャップ層をMR積層体が形成される位置の下部シールド層上に形成し、下部ギャップ層上にMR積層体を形成し、下部ギャップ層及びMR積層体を囲む絶縁体による絶縁ギャップ層を

少なくとも追加の絶縁体層上に形成し、MR積層体及び絶縁ギャップ層上に非磁性導電体の上部ギャップ層を形成し、上部ギャップ層上に上部シールド層を形成するMR型薄膜磁気ヘッドの製造方法が提供される。

[0022]

さらに、本発明によれば、積層面に垂直方向に電流が流れるMR積層体を備えたMR型薄膜磁気ヘッドの製造方法であって、下部シールド層を形成し、非磁性導電体の下部ギャップ層をMR積層体が形成される位置の下部シールド層上に形成し、下部ギャップ層上にMR積層体を形成し、下部ギャップ層及びMR積層体を囲む絶縁体による絶縁ギャップ層を下部シールド層上に形成し、MR積層体が形成されない位置において絶縁ギャップ層上に追加の絶縁体層を形成し、MR積層体及び追加の絶縁体層上に非磁性導電体の上部ギャップ層を形成し、上部ギャップ層上に上部シールド層を形成するMR型薄膜磁気ヘッドの製造方法が提供される。

[0023]

さらにまた、本発明によれば、積層面に垂直方向に電流が流れるMR積層体を備えたMR型薄膜磁気ヘッドの製造方法であって、下部シールド層を形成し、MR積層体が形成されない位置において下部シールド層の一部に凹部を形成し、形成した凹部内に第1の追加の絶縁体層を形成し、非磁性導電体の下部ギャップ層をMR積層体が形成される位置の下部シールド層上に形成し、下部ギャップ層上にMR積層体を形成し、下部ギャップ層及びMR積層体を囲む絶縁体による絶縁ギャップ層を少なくとも第1の追加の絶縁体層上に形成し、MR積層体が形成されない位置において絶縁ギャップ層上に第2の追加の絶縁体層を形成し、MR積層体及び第2の追加の絶縁体層上に非磁性導電体の上部ギャップ層を形成し、上部ギャップ層上に上部シールド層を形成するMR型薄膜磁気ヘッドの製造方法が提供される。

[0024]

MR積層体が、トンネルバリア層と、このトンネルバリア層を挟む一対の強磁性薄膜層とを備えたTMR積層体であるか、又は非磁性金属層と、この非磁性金属層を挟む一対の強磁性薄膜層とを備えたCPP-GMR積層体であることが好

ましい。

[0025]

【発明の実施の形態】

図7は本発明の第1の実施形態として、MRハイト又はスロートハイト研磨加工前のTMR型薄膜磁気ヘッドの下部シールド層、上部シールド層及びリード導体部分の構成を概略的に示す平面図であり、図8は図7のA-A線断面図であり、図9は図7のB-B線断面図である。なお、図7では下部シールド層及び上部シールド層とこれらに接続されるリード導体と端子電極のみが表されその他は図示が省略されており、図8及び図9では上部シールド層の上平面より上側の層の図示が省略されている。

[0026]

これらの図において、70は図示しない基板上に積層形成された電極兼用の下部シールド層、71は下部シールド層70上にこの下部シールド層70と電気的に導通して積層形成された非磁性導電体による電極兼用の下部ギャップ層、72は下部ギャップ層71上に積層されパターニング形成されたTMR積層体、73は少なくともTMR積層体72上に積層形成された非磁性導電体による電極兼用の上部ギャップ層、74は上部ギャップ層73上にこの上部ギャップ層73と電気的に導通して積層形成された電極兼用の上部シールド層、75は磁区制御のためのバイアス磁界を付与するハードバイアス層、76はTMR積層体72が存在しない位置において下部シールド層70の上面から形成された凹部、77は凹部76内に絶縁体材料を埋め込んで形成された追加の絶縁体層、78は追加の絶縁体層77及び下部シールド層70上に、下部ギャップ層71及びTMR積層体72を取り囲んで形成された絶縁体による絶縁ギャップ層、79は下部シールド層70の外側に形成された第1の絶縁体層、80は絶縁ギャップ層78上であって上部ギャップ層73及び上部シールド層74の外側に形成された第2の絶縁体層をそれぞれ示している。

[0027]

図7において、さらに、81は一端が下部シールド層70に電気的に接続された第1のビアホール導体、82は一端が第1のビアホール導体81の他端に電気

的に接続された第1のリード導体、83は第1のリード導体82の他端が電気的に接続された第1の端子電極(接続パッド)、84は一端が上部シールド層74に電気的に接続された第2のリード導体、85は一端が第2のリード導体84の他端に電気的に接続された第2のビアホール導体、86は一端が第2のビアホール導体85の他端に電気的に接続された第3のリード導体、87は第3のリード導体86の他端が電気的に接続された第3のリード導体、87は第3のリード導体86の他端が電気的に接続された第2の端子電極(接続パッド)をそれぞれ示している。

[0028]

TMR積層体72は、図には示されていないが、反強磁性薄膜層、下部強磁性 薄膜層(ピンド層)、トンネルバリア層及び上部強磁性薄膜層(フリー層)とい う基本的な層を少なくとも含む多層構造となっている。

[0029]

上部強磁性薄膜層(フリー層)は、基本的には、外部磁場に応答して自由に磁 化の向きが変わるように構成されており、下部強磁性薄膜層(ピンド層)は、反 強磁性薄膜層との間の交換結合バイアス磁界によって、その磁化方向が所定方向 に向くように構成されている。

[0030]

下部シールド層 7 0 及び上部シールド層 7 4 は、N i F e (パーマロイ)、センダスト、C o F e 、C o F e N i 又はC o Z r N b 等の単層構造又は多層構造で構成される。膜厚は、0. $5\sim4~\mu$ m、好ましくは $1\sim3~\mu$ mである。

[0031]

下部ギャップ層71及び上部ギャップ層73は、非磁性導電体材料、例えばTa、Cu、Al、Ag、Au、Ti、TiW、Rh、Cr、In、Ir、Mg、Ru、W、Zn、PtMn若しくはRuRhMn、又はそれらの合金で構成される。膜厚は、5~70nm、好ましくは10~50nmである。

[0032]

TMR積層体72における下部強磁性薄膜層(ピンド層)及び上部強磁性薄膜層(フリー層)は、高スピン分極材料で構成することが好ましく、例えば、Fe、Co、Ni、CoFe、NiFe、CoZrNb又はCoFeNi等の単層構

造又は多層構造が用いられる。下部強磁性薄膜層(ピンド層)の膜厚は、1~10nm、好ましくは2~5nmである。この膜厚が厚くなりすぎると反強磁性薄膜層との交換結合バイアス磁化が弱まり、膜厚が薄くなりすぎるとTMR変化率が減少する。上部強磁性薄膜層(フリー層)の膜厚は、2~50nm、好ましくは4~30nmである。この膜厚が厚くなりすぎるとヘッド動作時の出力が低下しかつバルクハウゼンノイズ等によって出力の不安定性が増大し、膜厚が薄くなりすぎるとTMR効果の劣化に起因する出力低下が生じる。

[0033]

TMR積層体 7 2 におけるトンネルバリア層は、A 1_2 O $_3$ 、N i O、G d O、M g O、T a $_2$ O $_5$ 、M o O $_2$ 、T i O $_2$ 又はW O $_2$ 等から構成される。膜厚は、0. $5\sim2$ n m程度である。このトンネルバリア層の膜厚は、素子の低抵抗値化の観点からできるだけ薄いことが望ましいが、あまり薄すぎてピンホールが生じるとリーク電流が流れてしまうので好ましくない。

[0034]

TMR積層体72における反強磁性薄膜層は、例えばPtMn、RuRhMnで構成されるがその他の一般的な反強磁性材料を用いることもできる。膜厚は6~30nm程度である。

[0035]

追加の絶縁体層 7 7、絶縁ギャップ層 7 8、第 1 の絶縁体層 7 9 及び第 2 の絶縁体層 8 0 は、一般的には A 1 2 O 3 で構成される。

[0036]

第1及び第2のビアホール導体81及び85、第1、第2及び第3のリード導体82、84及び86、並びに第1及び第2の端子電極(接続パッド)83及び87は、Cu、Al、Au又はAg等で構成される。ただし、一端が上部シールド層74に電気的に接続されている第2のリード導体84を、この上部シールド層74と同じ材料で形成してもよい。

[0037]

本実施形態における重要なポイントは、MR積層体72が存在しない位置において下部シールド層70に凹部76が設けられ、その中に追加の絶縁体層77が

埋め込まれていることにより、下部シールド層70及び上部ギャップ層73間の 距離が実質的に増大するように構成されている点にある。その結果、下部シール ド層及び上部シールド層間のキャパシタンスC_{Shie1 d} が小さくなるので、 薄膜磁気ヘッドの周波数特性が著しく向上するのである。

[0038]

図7に示すごとき第1の実施形態の場合、下部シールド層70上に位置する上 部シールド層74の電位を有する部分の面積、即ちキャパシタとして機能する電 極面積は $S=10230 \mu m^2$ (CADによる計算値)であり、下部シールド層 70及び上部シールド層 74間のキャパシタンスは $C_{Shield} = 5.2pF$ であり、カットオフ周波数fcはfc=235MHzであった。ただし、下部シ ールド層70及び上部シールド層74間の距離は110nmであり、そのうち、 $A1_2O_3$ による絶縁ギャップ層78の膜厚は52nmであり、凹部76の深さ は150nm、従って追加の絶縁体層77の膜厚も150nmであり、リード線 を含むTMRヘッドの抵抗はR $_{HGA} = 130\Omega$ である。なお、シールド層間キ ャパシタンス C_{Shield} 及びカットオフ周波数 fcは、実測しても計算で求 めてもほぼ一致する。例えばカットオフ周波数 f c は f c = 1 / (2 π R HGAC_{Shield})から算出できる。測定又は計算に用いたTMRヘッドは、その TMR積層体が下地層としてNiCr (3nm)、反強磁性薄膜層としてPtM n (14 nm)、下部強磁性薄膜層 (ピンド層)としてCoFe (2 nm)/R u (0.8nm)/CoFe (2nm)、トンネルバリア層としてA1Ox、上 部強磁性薄膜層 (フリー層) としてCoFe (2nm) / NiFe (4nm)、 キャップ層としてNiCr(3nm)を順次積層した構成を有している。

[0039]

一方、追加の絶縁体層 7.7 を設けない従来技術の場合、 $C_{Shield}=1.0$. 2pFであり、fc=1.20MHzであった。従って、本実施形態によれば、 C_{Shield} が従来技術よりかなり小さくなるので、薄膜磁気ヘッドの周波数特性が著しく向上する。

[0040]

図10及び図11は、第1の実施形態におけるTMR型薄膜磁気ヘッドの製造

工程の一部を説明する断面図であり、以下これらの図を用いて本実施形態のTM R型薄膜磁気ヘッドの製造方法を説明する。

[0041]

まず、図10(A)に示すように、下部シールド層70を成膜しパターニングする。次いで、図10(B)に示すように、その上に $A1_2O_3$ による絶縁体層を成膜し、CMP処理を行うことによって表面を平坦化して、図10(C)に示すごとき第1の絶縁体層79を形成する。

[0042]

次いで、その上にレジスト材料を塗布しパターニングすることにより、TMR 積層体72の存在しない位置における下部シールド層70の一部が開口した、図 10(D)に示すごときレジストパターン100を形成する。次いで、このレジ ストパターン100を介してイオンミリングを行うことにより、図10(E)に 示すように、TMR積層体72の存在しない位置における下部シールド層70に 凹部76が形成される。

[0043]

次いで、図10(F)に示すようにその上にA1₂〇₃による絶縁体層を成膜した後、図10(G)に示すように、リフトオフ処理を行ってレジストパターン100及びその上の不要な絶縁体層を除去する。次いで、CMP処理を行うことによって表面を平坦化して、図10(H)に示すごとく、凹部76内に埋め込まれた追加の絶縁体層77を得る。

[0044]

その後、図11(A)に示すように、下部シールド層70の所定位置に、下部ギャップ層71及びその上にTMR積層体72を成膜する。次いで、図11(B)に示すように、TMR積層体72をパターニングして接合部などを形成し、下部ギャップ層71及びTMR積層体72の外側の下部シールド層70、追加の絶縁体層77及び第1の絶縁体層79上にA1₂O₃による絶縁ギャップ層78を成膜する。

[0045]

次いで、ハードマグネット層75(図8)を形成した後、図11(C)に示す

ように、TMR積層体 7 2上に上部ギャップ層 7 3 及び上部シールド層 7 4 を形成すると共にこれら上部ギャップ層 7 3 及び上部シールド層 7 4 の外側の絶縁ギャップ層 7 8上にA 1_2 O $_3$ による第 2 の絶縁体層 8 0 を成膜する。

[0046]

図12は本発明の第2の実施形態として、MRハイト又はスロートハイト研磨加工前のTMR型薄膜磁気ヘッドの下部シールド層、上部シールド層及びリード導体部分の構成を概略的に示す平面図であり、図13は図12のA-A線断面図であり、図14は図12のB-B線断面図である。なお、図12では下部シールド層及び上部シールド層とこれらに接続されるリード導体と端子電極のみが表されその他は図示が省略されており、図13及び図14では上部シールド層の上平面より上側の層の図示が省略されている。

[0047]

この第2の実施形態は、下部シールド層70及び上部ギャップ層123間の距離を増大させる追加の絶縁体層が上部ギャップ層123の下層として形成されている点で第1の実施形態の場合と異なっている。本実施形態のその他の構造は第1の実施形態と全く同様である。従って、図12~図14においては、図7~図9と同等の構成要素には同じ参照符号が付されている。

[0048]

図12~図14において、70は図示しない基板上に積層形成された電極兼用の下部シールド層、71は下部シールド層70上にこの下部シールド層70と電気的に導通して積層形成された非磁性導電体による電極兼用の下部ギャップ層、72は下部ギャップ層71上に積層されパターニング形成されたTMR積層体、123はTMR積層体72及び追加の絶縁体層127上に積層形成された非磁性導電体による電極兼用の上部ギャップ層、124は上部ギャップ層123上にこの上部ギャップ層123と電気的に導通して積層形成された電極兼用の上部シールド層、75は磁区制御のためのバイアス磁界を付与するハードバイアス層、78は下部シールド層70上に、下部ギャップ層71及びTMR積層体72を取り囲んで形成された絶縁体による絶縁ギャップ層、127はTMR積層体72が存在しない位置において絶縁ギャップ層78上に形成された追加の絶縁体層、79

は下部シールド層70の外側に形成された第1の絶縁体層、80は絶縁ギャップ層78上であって上部ギャップ層123及び上部シールド層124の外側に形成された第2の絶縁体層をそれぞれ示している。

[0049]

図12において、さらに、81は一端が下部シールド層70に電気的に接続された第1のビアホール導体、82は一端が第1のビアホール導体81の他端に電気的に接続された第1のリード導体、83は第1のリード導体82の他端が電気的に接続された第1の端子電極(接続パッド)、84は一端が上部シールド層124に電気的に接続された第2のリード導体、85は一端が第2のリード導体84の他端に電気的に接続された第2のビアホール導体、86は一端が第2のビアホール導体85の他端に電気的に接続された第3のリード導体、87は第3のリード導体86の他端が電気的に接続された第3のリード導体、87は第3のリード導体86の他端が電気的に接続された第2の端子電極(接続パッド)をそれぞれ示している。

[0050]

TMR積層体72は、図には示されていないが、反強磁性薄膜層、下部強磁性 薄膜層(ピンド層)、トンネルバリア層及び上部強磁性薄膜層(フリー層)とい う基本的な層を少なくとも含む多層構造となっている。

[0051]

上部強磁性薄膜層(フリー層)は、基本的には、外部磁場に応答して自由に磁 化の向きが変わるように構成されており、下部強磁性薄膜層(ピンド層)は、反 強磁性薄膜層との間の交換結合バイアス磁界によって、その磁化方向が所定方向 に向くように構成されている。

[0052]

下部シールド層 7 0 及び上部シールド層 1 2 4 は、N i F e (パーマロイ)、センダスト、C o F e 、C o F e N i 又はC o Z r N b 等の単層構造又は多層構造で構成される。 膜厚は、0. $5\sim4~\mu$ m、好ましくは $1\sim3~\mu$ mである。

[0053]

下部ギャップ層71及び上部ギャップ層123は、非磁性導電体材料、例えば Ta、Cu、Al、Ag、Au、Ti、TiW、Rh、Cr、In、Ir、Mg 、Ru、W、Zn、PtMn若しくはRuRhMn、又はそれらの合金で構成される。膜厚は、5~70nm、好ましくは10~50nmである。

[0054]

TMR積層体72における下部強磁性薄膜層(ピンド層)及び上部強磁性薄膜層(フリー層)は、高スピン分極材料で構成することが好ましく、例えば、Fe、Co、Ni、CoFe、NiFe、CoZrNb又はCoFeNi等の単層構造又は多層構造が用いられる。下部強磁性薄膜層(ピンド層)の膜厚は、1~10nm、好ましくは2~5nmである。この膜厚が厚くなりすぎると反強磁性薄膜層との交換結合バイアス磁化が弱まり、膜厚が薄くなりすぎるとTMR変化率が減少する。上部強磁性薄膜層(フリー層)の膜厚は、2~50nm、好ましくは4~30nmである。この膜厚が厚くなりすぎるとヘッド動作時の出力が低下しかつバルクハウゼンノイズ等によって出力の不安定性が増大し、膜厚が薄くなりすぎるとTMR効果の劣化に起因する出力低下が生じる。

[0055]

TMR積層体 7 2 におけるトンネルバリア層は、A 1 $_2$ O $_3$ 、N i O、G d O、M g O、T a $_2$ O $_5$ 、M o O $_2$ 、T i O $_2$ 又はW O $_2$ 等から構成される。膜厚は、0. 5~2 n m程度である。このトンネルバリア層の膜厚は、素子の低抵抗値化の観点からできるだけ薄いことが望ましいが、あまり薄すぎてピンホールが生じるとリーク電流が流れてしまうので好ましくない。

[0056]

TMR積層体72における反強磁性薄膜層は、例えばPtMn、RuRhMnで構成されるがその他の一般的な反強磁性材料を用いることもできる。膜厚は6~30nm程度である。

[0057]

追加の絶縁体層127、絶縁ギャップ層78、第1の絶縁体層79及び第2の 絶縁体層80は、一般的にはA1₂O₃で構成される。

[0058]

第1及び第2のビアホール導体81及び85、第1、第2及び第3のリード導体82、84及び86、並びに第1及び第2の端子電極(接続パッド)83及び

87は、Cu、Al、Au又はAg等で構成される。ただし、一端が上部シールド層124に電気的に接続されている第2のリード導体84を、この上部シールド層124と同じ材料で形成してもよい。

[0059]

本実施形態における重要なポイントは、MR積層体72が存在しない位置において絶縁ギャップ層78上に追加の絶縁体層127が形成されていることにより、下部シールド層70及び上部ギャップ層123間の距離が実質的に増大するように構成されている点にある。その結果、下部シールド層及び上部シールド層間のキャパシタンスCShieldが小さくなるので、薄膜磁気ヘッドの周波数特性が著しく向上するのである。

[0060]

図12に示すごとき第2の実施形態の場合、下部シールド層70上に位置する上部シールド層124の電位を有する部分の面積、即ちキャパシタとして機能する電極面積は $S=10230\mu m^2$ (CADによる計算値)であり、下部シールド層70及び上部シールド層124間のキャパシタンスは $C_{Shield}=5$ ・2 p F であり、カットオフ周波数 f c は f c = 2 3 5 M H z であった。ただし、下部シールド層70及び上部シールド層124間の距離は110 n m であり、そのうち、A1203による絶縁ギャップ層78の膜厚は52 n m であり、追加の絶縁体層127の膜厚は150 n m であり、リード線を含む T M R へッドの抵抗は $R_{HGA}=130\Omega$ である。追加の絶縁体層127を設けない従来技術の場合、 $C_{Shield}=10$ ・2 p F であり、f c = 1 2 0 M H z であるから、本実施形態によれば、 C_{Shield} が従来技術よりかなり小さくなることとなり薄膜磁気へッドの周波数特性が著しく向上する。

[0061]

この第2の実施形態におけるその他の構造、材料、膜厚、作用効果及び変更態 様等については、前述した第1の実施形態の場合と同様である。

[0062]

図15は、第2の実施形態におけるTMR型薄膜磁気ヘッドの製造工程の一部 を説明する断面図であり、以下同図を用いて本実施形態のTMR型薄膜磁気ヘッ ドの製造方法を説明する。

[0063]

まず、図15 (A) に示すように、下部シールド層70を成膜しパターニング する。次いで、図15 (B) に示すように、その上にA 1_2 O $_3$ による絶縁体層 を成膜し、CMP処理を行うことによって表面を平坦化して、図15 (C) に示すごとき第1の絶縁体層79を形成する。

[0064]

次いで、図15(D)に示すように、下部シールド層70に下部ギャップ層71を成膜し、その上の所定位置にTMR積層体72を成膜する。次いで、図15(E)に示すように、TMR積層体72をパターニングして接合部などを形成し、TMR積層体72の外側の下部ギャップ層71及び第1の絶縁体層79上にA1203による絶縁ギャップ層78を成膜する。

[0065]

次いで、ハードマグネット層75(図13)を形成した後、その上にレジスト 材料を塗布しパターニングすることにより、TMR積層体72の存在しない位置 における絶縁ギャップ層78の一部が開口した、図15(F)に示すごときレジ ストパターン150を形成する。

[0066]

次いで、図15(G)に示すようにその上にA1₂〇₃による絶縁体層を成膜した後、図15(H)に示すように、リフトオフ処理を行ってレジストパターン150及びその上の不要な絶縁体層を除去する。これにより、TMR積層体72の存在しない位置における絶縁ギャップ層78上に形成された追加の絶縁体層127を得る。

[0067]

その後、図15(I)に示すように、TMR積層体72及び追加の絶縁体層127上に上部ギャップ層123及び上部シールド層124を形成すると共にこれら上部ギャップ層123及び上部シールド層124の外側の絶縁ギャップ層78及び追加の絶縁体層127上にA12O3による第2の絶縁体層80を成膜する

[0068]

図16は本発明の第3の実施形態として、MRハイト又はスロートハイト研磨加工前のTMR型薄膜磁気ヘッドの下部シールド層、上部シールド層及びリード導体部分の構成を概略的に示す平面図であり、図17は図16のA-A線断面図であり、図18は図16のB-B線断面図である。なお、図16では下部シールド層及び上部シールド層とこれらに接続されるリード導体と端子電極のみが表されその他は図示が省略されており、図17及び図18では上部シールド層の上平面より上側の層の図示が省略されている。

[0069]

この第3の実施形態は、前述した第1の実施形態及び第2の実施形態の構成を 組み合わせたものである。本実施形態のその他の構造は第1及び第2の実施形態 と全く同様である。従って、図16~図18においては、図7~図9及び図12 ~図14と同等の構成要素には同じ参照符号が付されている。

[0070]

図16〜図18において、70は図示しない基板上に積層形成された電極兼用の下部シールド層、71は下部シールド層70上にこの下部シールド層70と電気的に導通して積層形成された非磁性導電体による電極兼用の下部ギャップ層、72は下部ギャップ層71上に積層されパターニング形成されたTMR積層体、123はTMR積層体72及び追加の絶縁体層127上に積層形成された非磁性導電体による電極兼用の上部ギャップ層、124は上部ギャップ層123上にこの上部ギャップ層123と電気的に導通して積層形成された電極兼用の上部シールド層、75は磁区制御のためのバイアス磁界を付与するハードバイアス層、76はTMR積層体72が存在しない位置において下部シールド層70の上面から形成された凹部、77は凹部76内に絶縁体材料を埋め込んで形成された第1の追加の絶縁体層、78は下部シールド層70上に、下部ギャップ層71及びTMR積層体72を取り囲んで形成された絶縁体による絶縁ギャップ層、127はTMR積層体72が存在しない位置において絶縁ギャップ層78上に形成された第2の追加の絶縁体層、79は下部シールド層70の外側に形成された第1の絶縁体層、80は絶縁ギャップ層78上であって上部ギャップ層123及び上部シー体層、80は絶縁ギャップ層78上であって上部ギャップ層123及び上部シー

19

ルド層124の外側に形成された第2の絶縁体層をそれぞれ示している。

[0071]

図16において、さらに、81は一端が下部シールド層70に電気的に接続された第1のビアホール導体、82は一端が第1のビアホール導体81の他端に電気的に接続された第1のリード導体、83は第1のリード導体82の他端が電気的に接続された第1の端子電極(接続パッド)、84は一端が上部シールド層124に電気的に接続された第2のリード導体、85は一端が第2のリード導体84の他端に電気的に接続された第2のビアホール導体、86は一端が第2のビアホール導体85の他端に電気的に接続された第3のリード導体、87は第3のリード導体86の他端が電気的に接続された第3のリード導体、87は第3のリード導体86の他端が電気的に接続された第2の端子電極(接続パッド)をそれぞれ示している。

[0072]

TMR積層体72は、図には示されていないが、反強磁性薄膜層、下部強磁性 薄膜層(ピンド層)、トンネルバリア層及び上部強磁性薄膜層(フリー層)とい う基本的な層を少なくとも含む多層構造となっている。

[0073]

上部強磁性薄膜層(フリー層)は、基本的には、外部磁場に応答して自由に磁 化の向きが変わるように構成されており、下部強磁性薄膜層(ピンド層)は、反 強磁性薄膜層との間の交換結合バイアス磁界によって、その磁化方向が所定方向 に向くように構成されている。

[0074]

下部シールド層 7 0 及び上部シールド層 1 2 4 は、N i F e (パーマロイ)、センダスト、C o F e 、C o F e N i 又はC o Z r N b 等の単層構造又は多層構造で構成される。 膜厚は、 0. 5 \sim 4 μ m、好ましくは 1 \sim 3 μ m である。

[0075]

下部ギャップ層71及び上部ギャップ層123は、非磁性導電体材料、例えばTa、Cu、Al、Ag、Au、Ti、TiW、Rh、Cr、In、Ir、Mg、Ru、W、Zn、PtMn若しくはRuRhMn、又はそれらの合金で構成される。膜厚は、5~70nm、好ましくは10~50nmである。

[0076]

TMR積層体72における下部強磁性薄膜層(ピンド層)及び上部強磁性薄膜層(フリー層)は、高スピン分極材料で構成することが好ましく、例えば、Fe、Co、Ni、CoFe、NiFe、CoZrNb又はCoFeNi等の単層構造又は多層構造が用いられる。下部強磁性薄膜層(ピンド層)の膜厚は、1~10nm、好ましくは2~5nmである。この膜厚が厚くなりすぎると反強磁性薄膜層との交換結合バイアス磁化が弱まり、膜厚が薄くなりすぎるとTMR変化率が減少する。上部強磁性薄膜層(フリー層)の膜厚は、2~50nm、好ましくは4~30nmである。この膜厚が厚くなりすぎるとヘッド動作時の出力が低下しかつバルクハウゼンノイズ等によって出力の不安定性が増大し、膜厚が薄くなりすぎるとTMR効果の劣化に起因する出力低下が生じる。

[0077]

TMR積層体 7 2 におけるトンネルバリア層は、A 1_2 O $_3$ 、N i O、G d O、M g O、T a $_2$ O $_5$ 、M o O $_2$ 、T i O $_2$ 又はW O $_2$ 等から構成される。膜厚は、0. $5\sim2$ n m程度である。このトンネルバリア層の膜厚は、素子の低抵抗値化の観点からできるだけ薄いことが望ましいが、あまり薄すぎてピンホールが生じるとリーク電流が流れてしまうので好ましくない。

[0078]

TMR積層体72における反強磁性薄膜層は、例えばPtMn、RuRhMnで構成されるがその他の一般的な反強磁性材料を用いることもできる。膜厚は6~30nm程度である。

[0079]

第1及び第2の追加の絶縁体層77及び127、絶縁ギャップ層78、第1の 絶縁体層79及び第2の絶縁体層80は、一般的にはA1₂O₃で構成される。

[0080]

第1及び第2のビアホール導体81及び85、第1、第2及び第3のリード導体82、84及び86、並びに第1及び第2の端子電極(接続パッド)83及び87は、Cu、Al、Au又はAg等で構成される。ただし、一端が上部シールド層124に電気的に接続されている第2のリード導体84を、この上部シール

ド層124と同じ材料で形成してもよい。

[0081]

本実施形態における重要なポイントは、MR積層体72が存在しない位置において下部シールド層70に凹部76が設けられ、その中に第1の追加の絶縁体層77が埋め込まれていること、並びにMR積層体72が存在しない位置において絶縁ギャップ層78上に第2の追加の絶縁体層127が形成されていることにより、下部シールド層70及び上部ギャップ層123間の距離が実質的にかなり増大するように構成されている点にある。その結果、下部シールド層及び上部シールド層間のキャパシタンスCShieldが小さくなるので、薄膜磁気ヘッドの周波数特性が著しく向上するのである。

[0082]

図16に示すごとき第3の実施形態の場合、下部シールド層70上に位置する上部シールド層124の電位を有する部分の面積、即ちキャパシタとして機能する電極面積はS=10230 μ m² (CADによる計算値)であり、下部シールド層70及び上部シールド層124間のキャパシタンスは $C_{Shield}=4$.4 p F であり、カットオフ周波数 f cは f c = 2 7 8 M H z であった。ただし、下部シールド層70及び上部シールド層124間の距離は110 n m であり、そのうち、A1203による絶縁ギャップ層78の膜厚は52 n m であり、第1の追加の絶縁体層77の膜厚は150 n m であり、第2の追加の絶縁体層127の膜厚も150 n m であり、リード線を含む T M R へッドの抵抗は R H G A = 130 Ω である。追加の絶縁体層77及び127を設けない従来技術の場合、 $C_{Shield}=1$ 0.2 p F であり、f c = 1 2 0 M H z であるから、本実施形態によれば、 C_{Shield} が従来技術より大幅に小さくなることとなり薄膜磁気へッドの周波数特性が著しく向上する。

[0083]

この第3の実施形態におけるその他の構造、材料、膜厚、作用効果及び変更態 様等については、前述した第1の実施形態及び第2の実施形態の場合と同様であ る。

[0084]

図19及び図20は、第3の実施形態におけるTMR型薄膜磁気ヘッドの製造工程の一部を説明する断面図であり、以下これらの図を用いて本実施形態のTMR型薄膜磁気ヘッドの製造方法を説明する。

[0085]

まず、図19(A)に示すように、下部シールド層70を成膜しパターニングする。次いで、図19(B)に示すように、その上に $A1_2O_3$ による絶縁体層を成膜し、CMP処理を行うことによって表面を平坦化して、図19(C)に示すごとき第1の絶縁体層79を形成する。

[0086]

次いで、その上にレジスト材料を塗布しパターニングすることにより、TMR 積層体72の存在しない位置における下部シールド層70の一部が開口した、図 19(D)に示すごときレジストパターン100を形成する。次いで、このレジ ストパターン100を介してイオンミリングを行うことにより、図19(E)に 示すように、TMR積層体72の存在しない位置における下部シールド層70に 凹部76が形成される。

[0087]

次いで、図19(F)に示すようにその上にA1₂O₃による絶縁体層を成膜した後、図19(G)に示すように、リフトオフ処理を行ってレジストパターン100及びその上の不要な絶縁体層を除去する。次いで、CMP処理を行うことによって表面を平坦化して、図19(H)に示すごとく、凹部76内に埋め込まれた追加の絶縁体層77を得る。

[0088]

その後、図20(A)に示すように、下部シールド層70の所定位置に、下部ギャップ層71及びその上にTMR積層体72を成膜する。次いで、図20(B)に示すように、TMR積層体72をパターニングして接合部などを形成し、下部ギャップ層71及びTMR積層体72の外側の下部シールド層70、第1の追加の絶縁体層77及び第1の絶縁体層79上にA1₂O₃による絶縁ギャップ層78を成膜する。

[0089]

次いで、ハードマグネット層 7 5 (図17)を形成した後、その上にレジスト 材料を塗布しパターニングすることにより、TMR積層体 7 2 の存在しない位置 における絶縁ギャップ層 7 8 の一部が開口した、図 2 0 (C)に示すごときレジ ストパターン 1 5 0 を形成する。

[0090]

次いで、図20(D)に示すようにその上にA1₂O₃による絶縁体層を成膜した後、図20(E)に示すように、リフトオフ処理を行ってレジストパターン150及びその上の不要な絶縁体層を除去する。これにより、TMR積層体72の存在しない位置における絶縁ギャップ層78上に形成された第2の追加の絶縁体層127を得る。

[0091]

その後、図20(F)に示すように、TMR積層体72及び第2の追加の絶縁体層127上に上部ギャップ層123及び上部シールド層124を形成すると共にこれら上部ギャップ層123及び上部シールド層124の外側の絶縁ギャップ層78及び第2の追加の絶縁体層127上にA1₂O₃による第2の絶縁体層80を成膜する。

[0092]

上述した各実施形態における第2のリード導体84及び第2のビアホール導体85について、それらの下部シールド層上に位置する部分の面積が小さくなるようにパターニングすれば、下部シールド層及び上部シールド層間のキャパシタンスC_{Shield}をより小さくすることができ、薄膜磁気ヘッドの周波数特性をより向上させることができる。

[0093]

さらに、上述した各実施形態においては、絶縁ギャップ層 78 及び追加の絶縁体層 77、127は、 $A1_2O_3$ で形成されているが、この部分の全部又は一部を $A1_2O_3$ より誘電率の低い絶縁材料、例えば Si_3N_4 、 $Co-\gamma Fe_2O_3$ (ヘマタイト)又は SiO_2 で構成することにより、シールド層間キャパシタンス C_{Shield} をさらに低下させることができ、薄膜磁気ヘッドの周波数特性をより向上させることが可能である。

[0094]

さらにまた、上述した各実施形態におけるTMR積層体72自体の膜厚を大きくするか、又はTMR積層体72が形成されている部分のみ下部ギャップ層71を厚くすることによって、絶縁ギャップ層78の膜厚が大きくなるように構成すると、シールド層間キャパシタンスCShieldをさらに低下させることができ、薄膜磁気ヘッドの周波数特性をより向上させることが可能となる。

[0095]

以上述べた実施形態においては、一種類の構造を有するTMR積層体を用いているが、本発明は、反強磁性層が基板に遠い側、即ち上側にあるTMR積層体、その他種々の構造のTMR素子についても適用可能である。また、TMRヘッドのみならず、センス電流を積層面と垂直方向に流すいかなる構造のCPP-GMR素子を備えたCPP-GMRヘッドについても全く同様に適用可能である。

[0096]

以上述べた実施形態は全て本発明を例示的に示すものであって限定的に示すものではなく、本発明は他の種々の変形態様及び変更態様で実施することができる。従って本発明の範囲は特許請求の範囲及びその均等範囲によってのみ規定されるものである。

[0097]

【発明の効果】

以上詳細に説明したように本発明によれば、MR積層体が存在しない位置において下部シールド層及び上部ギャップ層間の距離が増大するように追加の絶縁体層が形成されているため、下部シールド層及び上部シールド層間のキャパシタンスC_{Shield}が小さくなる。その結果、薄膜磁気ヘッドの周波数特性が著しく向上する。

【図面の簡単な説明】

【図1】

一般的な構造を有するCIP-GMR素子をABS方向から見た図である。

【図2】

一般的な構造を有するTMR素子又はCPP-GMR素子をABS方向から見

た図である。

【図3】

CIP-GMR素子の等価回路図である。

【図4】

TMR素子又はCPP-GMR素子の等価回路図である。

【図5】

図4に示した等価回路において、シールド層間のキャパシタンスが $_{\mathrm{Shie}}$ $_{\mathrm{ld}}$ = 6 p F の場合における減衰量の対周波数特性を示す図である。

【図6】

図4に示した等価回路において、シールド層間のキャパシタンスが $_{\mathrm{Shie}}$ $_{\mathrm{1d}}$ = 1 p F の場合における減衰量の対周波数特性を示す図である。

【図7】

本発明の第1の実施形態として、TMR型薄膜磁気ヘッドの下部シールド層、 上部シールド層及びリード導体部分の構成を概略的に示す平面図である。

【図8】

図7のA-A線断面図である。

【図9】

図7のB-B線断面図である。

【図10】

第1の実施形態におけるTMR型薄膜磁気ヘッドの製造工程の一部を説明する 断面図である。

【図11】

第1の実施形態におけるTMR型薄膜磁気ヘッドの製造工程の一部を説明する 断面図である。

【図12】

本発明の第2の実施形態として、TMR型薄膜磁気ヘッドの下部シールド層、 上部シールド層及びリード導体部分の構成を概略的に示す平面図である。

【図13】

図12のA-A線断面図である。

【図14】

図12のB-B線断面図である。

【図15】

第2の実施形態におけるTMR型薄膜磁気ヘッドの製造工程の一部を説明する 断面図である。

【図16】

本発明の第3の実施形態として、TMR型薄膜磁気ヘッドの下部シールド層、 上部シールド層及びリード導体部分の構成を概略的に示す平面図である。

【図17】

図16のA-A線断面図である。

【図18】

図16のB-B線断面図である。

【図19】

第3の実施形態におけるTMR型薄膜磁気ヘッドの製造工程の一部を説明する 断面図である。

【図20】

第3の実施形態におけるTMR型薄膜磁気ヘッドの製造工程の一部を説明する 断面図である。

【符号の説明】

- 70 下部シールド層
- 71 下部ギャップ層
- 72 TMR積層体
- 73、123 上部ギャップ層
- 74、124 上部シールド層
- 75 ハードバイアス層
- 76 凹部
- 77、127 追加の絶縁体層
- 78 絶縁ギャップ層
- 79 第1の絶縁体層


特2000-208403

- 80 第2の絶縁体層
- 81 第1のビアホール導体
- 82 第1のリード導体
- 83 第1の端子電極
- 84 第2のリード導体
- 85 第2のビアホール導体
- 86 第3のリード導体
- 87 第2の端子電極
- 100、150 レジストパターン層


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】





【図10】
























【図11】









【図12】




【図13】




【図14】




【図15】




【図16】




【図17】





【図18】





【図19】





















【図20】



【書類名】 要約書

【要約】

【課題】 周波数特性を大幅に向上することができる、例えばTMR素子又はCPP-GMR素子を備えた、MR型薄膜磁気ヘッドを提供する。

【解決手段】 下部シールド層と、下部シールド層上に積層された非磁性導電体の下部ギャップ層と、下部ギャップ層上に形成されており、積層面に垂直方向に電流が流れるMR積層体と、このMR積層体上に積層形成された非磁性導電体の上部ギャップ層と、少なくとも下部シールド層及び上部ギャップ層間に形成された絶縁体の絶縁ギャップ層と、上部ギャップ層上に積層形成された上部シールド層とを備えており、MR積層体が存在しない位置において下部シールド層及び上部ギャップ層間の距離が増大するように追加の絶縁体層が形成されている。

【選択図】 図7

出願人履歴情報

識別番号

[000003067]

1. 変更年月日 1990年 8月30日

[変更理由] 新規登録

住 所 東京都中央区日本橋1丁目13番1号

氏 名 ティーディーケイ株式会社